<< Вернуться у выбору материала

6. Лекция: Режимы адресации и форматы команд 16-разрядного процессора

Введите ваш запрос для начала поиска.

Рассматриваются режимы адресации 16-разрядного микропроцессора Intel-8086 и их связь с форматами команд, а также форматы и особенности реализации команд переходов.

Микропроцессор Intel-8086 (К1810ВМ80) имеет двухадресную систему команд. Ее особенностью является отсутствие команд, использующих оба операнда из оперативной памяти. Исключение составляют лишь команды пересылки и сравнения цепочек байт или слов, которые в данном пособии рассматриваться не будут. Таким образом, в командах допустимы следующие сочетания операндов: RR, RS, RI, SI. Здесь R обозначает операнд, находящийся в одном из регистров регистровой памяти микропроцессора, S - операнд, находящийся в оперативной памяти, адрес которого формируется по одному из допустимых способов адресации, I - непосредственный операнд, закодированный в адресном поле самой команды. Формат команды во многом определяется способом адресации операнда, находящего в оперативной памяти, длиной используемого непосредственного операнда, а также наличием и длиной смещения, используемого при относительных режимах адресации.

Микропроцессор имеет все режимы адресации, общая схема которых была рассмотрена выше. Естественно, они имеют определенные особенности, присущие данному процессору.

Непосредственная адресация предполагает, что операнд занимает одно из полей команды и, следовательно, выбирается из оперативной памяти одновременно с ней. В зависимости от форматов обрабатываемых процессором данных непосредственный операнд может иметь длину 8 или 16 бит, что в дальнейшем будем обозначать data8 и data16 соответственно.

Механизмы адресации операндов, находящихся в регистровой памяти и в оперативной памяти, существенно различаются. К регистровой памяти допускается лишь прямая регистровая адресация. При этом в команде указывается номер регистра, содержащего операнд. 16-разрядный операнд может находиться в регистрах AX, BX, CX, DX, DI, SI, SP, BP, а 8-разрядный - в регистрах AL, AH, BL, BH, CL, CH, DL, DH.

Адресация оперативной памяти имеет свои особенности, связанные с ее разбиением на сегменты и использованием сегментной группы регистров для указания начального адреса сегмента. 16-разрядный адрес, получаемый в блоке формирования адреса операнда на основе указанного режима адресации, называется эффективным адресом (ЭА). Иногда эффективный адрес обозначается как ЕА (effective address). 20-разрядный адрес, который получается сложением эффективного адреса и увеличенного в 16 раз значения соответствующего сегментного регистра, называется физическим адресом (ФА).

Именно физический адрес передается из микропроцессора по 20-ти адресным линиям, входящим в состав системной шины, в оперативную память и используется при обращении к ее ячейке на физическом уровне. При получении эффективного адреса могут использоваться все основные режимы адресации, рассмотренные выше, а также некоторые их комбинации.

Прямая адресация предполагает, что эффективный адрес является частью команды. Так как ЭА состоит из 16 разрядов, то и соответствующее поле команды должно иметь такую же длину.

При регистровой косвенной адресации эффективный адрес операнда находится в базовом регистре BX или одном из индексных регистров DI либо SI:

эффективный адрес операнда находится в базовом регистре

Обозначение имени регистра в квадратных скобках указывает на содержимое соответствующего регистра. Фигурные скобки - символ выбора одной из нескольких возможных альтернатив.

При регистровой относительной адресации эффективный адрес равен сумме содержимого базового или индексного регистра и смещения:

адрес равен сумме содержимого базового или индексного регистра и смещения

Обозначения disp8 и disp16 здесь и далее указывают на 8- или 16-разрядное смещение соответственно.

Эффективный адрес при базово-индексной адресации равен сумме содержимого базового и индексного регистров, определяемых командой:

Эффективный адрес при базово-индексной адресации равен сумме содержимого базового и индексного

Наиболее сложен механизм относительной базово-индексной адресации. Эффективный адрес в этом случае равен сумме 8- или 16-разрядного смещения и базово-индексного адреса:

Эффективный адрес равен сумме 8- или 16-разрядного смещения и базово-индексного адреса

Форматы двухоперандных команд представлены на рис.6.1. Пунктиром показаны поля, которые в зависимости от режима адресации могут отсутствовать в команде.

Форматы двухоперандных команд микропроцессора I8086

Рис. 6.1. Форматы двухоперандных команд микропроцессора I8086

Поле КОП содержит код выполняемой операции. Признак w указывает на длину операндов. При w = 1 операция проводится над словами, а при w = 0 - над байтами. Признак d указывает положение приемника результата. Признак d = 1, если результат записывается на место операнда, закодированного в поле reg, и d = 0, если результат записывается по адресу, закодированному полями (md, r/m).

Второй байт команды, называемый постбайтом, определяет операнды, участвующие в операции. Поле reg указывает регистр регистровой памяти согласно табл. 6.1.

reg Регистр
w=1 w=0
000 AX AL
001 CX CL
010 DX DL
011 BX BL
100 SP AH
101 BP CH
110 SI DH
111 DI BH

Таблица 6.1.

Поля md и r/m задают режим адресации второго операнда согласно табл. 6.2.

r/m md
00 01 10 11
w=1 w=0
000 (BX)+(SI)
(DS)
(BX)+(SI)+disp 8
(DS)
(BX)+(SI)+disp 16
(DS)
AX AL
001 (BX)+(DI)
(DS)
(BX)+(DI)+disp 8
(DS)
(BX)+(DI)+disp 16
(DS)
CX CL
010 (BP)+(SI)
(SS)
(BP)+(SI)+disp 8
(SS)
(BP)+(SI)+disp 16
(SS)
DX DL
011 (BP)+(DI)
(SS)
(BP)+(DI)+disp 8
(SS)
(BP)+(DI)+disp 16
(SS)
BX BL
100 (SI)
(DS)
(SI)+disp 8
(DS)
(SI)+disp 16
(DS)
SP AH
101 (DI)
(DS)
(DI)+disp 8
(DS)
(DI)+disp 16
(DS)
BP CH
110 disp16
(DS)
(BP)+disp 8
(SS)
(BP)+disp 16
(SS)
SI DH
111 (BX)
(DS)
(BX)+disp 8
(DS)
(BX)+disp 16
(DS)
DI BH

Таблица 6.2.

В этой таблице помимо определения режима адресации оперативной памяти указан также сегментный регистр, используемый по умолчанию для получения физического адреса. Использование другого сегментного регистра возможно введением специального префикса (дополнительного байта, который записывается перед командой).

В командах, использующих непосредственный операнд, признак s вместе с признаком w определяет разрядность непосредственного операнда, записываемого в команде, и разрядность выполняемой операции согласно табл. 6.3.

w s Операция Непосредственный операнд
0 0 8-разрядная 8-разрядный
0 1 не используется
1 0 16-разрядная 16-разрядный
1 1 8-разрядный, расширяемый знаком до 16-ти разрядов при выполнении операции

Таблица 6.3.

Изменение естественного порядка выполнения команд программы осуществляется с помощью команд передачи управления. К ним относятся команды переходов, циклов, вызова подпрограммы и возврата из нее, а также некоторые другие. Мы рассмотрим лишь первые две группы команд.

Классификация команд переходов в персональной ЭВМ представлена на рис. 6.2.

Классификация команд переходов IBM PC

Рис. 6.2. Классификация команд переходов IBM PC

Физический адрес выполняемой команды определяется содержимым указателя команд IP и сегментного регистра команд CS. Команды, меняющие значение обоих этих регистров, называются командами межсегментных переходов, а меняющие только значение IP, - командами внутрисегментных переходов.

Команды безусловных переходов производят модификацию регистра IP или регистров IP и CS без предварительного анализа каких-либо условий. Существует пять команд безусловных переходов. Все они имеют одинаковую мнемонику JMP и содержат один операнд. Конкретный формат команды определяется соответствующим префиксом и приведен в общей таблице машинного представления команд (табл. 6.4).

Команда Байты кода команды Схема операции
байт 1 байт 2 байты 3…6
ADD 000000dw md reg r/m (disp8/16) r(r/m) = r + r/m
  100000sw md 000 r/m (disp8/disp16)d8/16 r/m = r/m + d8/16
  0000010w data L (data H) ac = ac + d8/16
SUB 001010dw md reg r/m (disp8/16) r(r/m)=r(r/m)-(r/m)r
  100000sw md 101 r/m (disp8/16)d8/16 r/m = r/m - d8/16
  0010110w data L (data H) ac = ac - d8/16
AND 001000dw md reg r/m (disp8/16) r(r/m) = r & r/m
  100000sw md 100 r/m (disp8/16)d8/16 r/m = r/m & d8/16
  0010010w data L (data H) ac = ac & d8/16
OR 000010dw md reg r/m (disp8/16) r(r/m) = r V r/m
  100000sw md 001 r/m (disp8/16)d8/16 r/m = r/m V d8/16
  0000110w data L (data H) ac = ac V d8/16
XOR 001100dw md reg r/m (disp8/16) r(r/m) = r + r/m
  100000sw md 110 r/m (disp8/16)d8/16 r/m = r/m + d8/16
  0011010w data L (data H) ac = ac + d8/16
MOV 100010dw md reg r/m (disp8/16) r = r/m, r/m = r
  1100011w md 000 r/m (disp8/16)d8/16 r/m = d8/16
  1011wreg data L (data H) reg = d8/16
  1010000w disp L disp H ac=m;прямой адрес
  1010001w disp L disp H m=ac;прямой адрес
CMP 0011101w md reg r/m (disp8/16) r - r/m
  0011100w md reg r/m (disp8/16) r/m - r
  100000sw md 111 r/m (disp8/16)d8/16 r/m - d8/16
  0011110w data L (data H) ac - d8/16
INC 1111111w md 000 r/m (disp8/16) r/m = r/m+1
  01000reg     reg = reg+1
DEC 1111111w md 001 r/m (disp8/16) r/m = r/m-1
  01001reg     reg = reg-1
TEST 1000010w md reg r/m (disp8/16) r & r/m
  1111011w md 000 r/m (disp8/16)d8/16 r/m & d8/16
  1010100w data L (data H) ac & d8/16
XCHG 10010reg     reg ↔ AX
  1000011w md reg r/m (disp8/16) reg ↔ r/m
JMP short 11101011 disp L   IP=IP+dispL
near ptr 11101001 disp L disp H IP=IP+dispH,L
word ptr 11111111 md 100 r/m (disp8/16) IP=(EA)
far ptr 11101010 IP-L IP-H,CS-L,CS-H IP=IPH,L, CS=CSH,L
dword ptr 11111111 md 101 r/m (disp8/16) IP=(EA), CS=(EA+2)
Условный переход       IP=IP+dispL, если условие выполнено, иначе к след. команде
JZ (JE) 01110100 disp L   ноль (равно)
JNZ (JNE) 01110101 disp L   не ноль (не равно)
JS 01111000 disp L   минус
JNS 01111001 disp L   плюс
JO 01110000 disp L   переполнение
JNO 01110001 disp L   нет переполнения
JL (JNGE) 01111100 disp L   меньше для чисел
JNL (JGE) 01111101 disp L   не меньше для чисел
JG (JNLE) 01111100 disp L   больше для чисел
JNG (JLE) 01111101 disp L   не больше для чисел
JB (JNAE,JC) 01110010 disp L   меньше для кодов
JNB (JAE, JNC) 01110011 disp L   не меньше для кодов
JA (JNBE) 01110010 disp L   больше для кодов
JNA (JBE) 01110011 disp L   не больше для кодов
JP (JPE) 01111010 disp L   четное число "1"
JNP (JPO) 01111011 disp L   нечетное число "1"

Таблица 6.4. Машинные коды некоторых команд

Примечание: в столбце "Схема операции" ac означает регистр-аккумулятор, в качестве которого используется регистр AX при w=1 и регистр AL при w=0.

При безусловном прямом внутрисегментном переходе новое значение указателя команд IP равно сумме смещения, закодированного в соответствующем поле команды, и текущего значения IP, в качестве которого используется адрес команды, записанной вслед за командой перехода. Команды прямых межсегментных переходов содержат в себе помимо нового значения IP и новое значение сегментного регистра CS.

Команды косвенных переходов (внутрисегментных и межсегментных) передают управление на команду, адрес которой определяется содержимым регистра или ячеек оперативной памяти, на которые указывает закодированный в команде перехода постбайт.

Команды условных переходов являются только внутрисегментными. По своему формату и способу формирования нового значения IP они полностью аналогичны команде внутрисегментного прямого перехода с 8-разрядным смещением. Отличие их заключается в том, что в командах условного перехода механизм формирования нового значения IP включается лишь при выполнении определенных условий, а именно, при определенном состоянии регистра флагов. При невыполнении проверяемого условия в IP остается его текущее значение, то есть адрес команды, следующей за командой условного перехода.

Ниже приведены примеры команд переходов различных типов.

Команды циклов идентичны по формату и очень близки по выполняемым действиям командам условных переходов. Однако по сравнению с последними они имеют ряд особенностей, позволяющих эффективно использовать их при программировании циклических участков алгоритмов.

Один из наиболее распространенных видов циклического участка программы представлен на рис. 6.3.

Структура счетного цикла с постпроверкой

Рис. 6.3. Структура счетного цикла с постпроверкой

Команды циклов предназначены для упрощения действий декремента (уменьшения на 1) счетчика цикла, проверки условия выхода из цикла и перехода.

Некоторые команды цикла реализуют выход из цикла не только по значению счетчика, но и при выполнении некоторых других условий.

Описание команд цикла сведено в табл. 6.5. За исключением команды JCXZ, которая не изменяет значения регистра CX, при выполнении команд циклов производятся следующие действия: CX=(CX)-1. Затем, если проверяемое условие выполнено, то IP=(IP)+disp8 с расширением смещения знаком до 16 разрядов, в противном случае IP не изменяется, и программа продолжает выполнение в естественном порядке.

Название Мнемоника Альтернативная мнемоника КОП Проверяемое условие
Зациклить LOOP   11100010 (CX)=0
Зациклить пока ноль (равно) LOOPZ LOOPE 11100001 (ZF=1)&(CX)=0)
Зациклить пока не ноль (неравно) LOOPNZ LOOPNE 11100000 (ZF=0)&((CX)=0)
Перейти по (CX) JCXZ   11100011 (CX)=0

Таблица 6.5. Команды циклов

Рейтинг@Mail.ru